DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

## 11597288

Basic Patent (No,Kind,Date): GB 9324090 A0 19940112 <No. of Patents: 009> A DRIVING CIRCUIT FOR USE IN A DISPLAY APPARATUS (English)

Patent Assignee: SHARP KK Language of Document: English

Patent Family:

Patent No	Kind I	Date A	pplic No	Kind	Date		
GB 9324090	A0	19940112	GB 93	324090	Α	19931123	(BASIC)
GB 2273194	A1	19940608	GB 93	324090	Α	19931123	
GB 2273194	B2	19960508	GB 93	24090	Α	19931123	
JP 6161379	A2	19940607	JP 923	13712	Α	19921124	
JP 6161380	A2	19940607	JP 923	13713	Α	19921124	
JP 2752554	B2	19980518	JP 923	13712	Α	19921124	
JP 2752555	B2	19980518	JP 923	13713	Α	19921124	
KR 9704242	B1	19970326	KR 93	325215	Α	19931123	
US 5400050	Α	19950321	US 15	6306	Α	19931123	

Priority Data (No,Kind,Date):

JP 92313712 A 19921124 JP 92313713 A 19921124 DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

04517480 \*\*Image available\*\* DRIVING CIRCUIT OF DISPLAY DEVICE

PUB. NO.:

**06-161380** [JP 6161380 A]

**PUBLISHED:** 

June 07, 1994 (19940607)

INVENTOR(s): SASAKI OSAMU

**MATSUMOTO TOSHIO AKEHI YASUNAO** 

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-313713 [JP 92313713]

FILED:

November 24, 1992 (19921124)

INTL CLASS:

[5] G09G-003/20; G02F-001/133; G09G-003/36

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 1798, Vol. 18, No. 484, Pg. 48,

September 08, 1994 (19940908)

#### **ABSTRACT**

PURPOSE: To reduce the operation speed of shift registers by plural shift registers and to make a display of high resolution without deforming the waveform of a video signal.

CONSTITUTION: The shift registers 11-14 output such signals that successive periods of a high level overlap with each other and also deviate. Consequently, the shift registers 11-14 can be placed in low-speed operation. Further, control signals generating means 51, 52... output AND signals between a signal generated by inverting one of the signals SR1, SR2... from the shift registers 11-14 and another signal having a high level in a period overlapping with a high-level period of the signal, and the other signal as control signals Sa1, Sa2.... Switch means 21, 22... are turned ON and OFF according to the control signals and shortened in period of conduction, and loads of sampling capacitors 41, 42... on a video signal electric conductor 30 is reduced.

G09G 3/36

# (12)公開特許公報 (A)

7319-5G

(11)特許出願公開番号

## 特開平6-161380

(43)公開日 平成6年(1994)6月7日

(51) Int. Cl	5	識別記号	識別記号				
G09G	3/20		R	7335-5G			
G02F	1/133	550		9226-2K			

審査請求 未請求 請求項の数2 (全10頁)

(21)出願番号	特願平4-313713	(71)出願人 000005049
		シャープ株式会社
(22)出願日	平成4年(1992)11月24日	大阪府大阪市阿倍野区長池町22番22号
		(72)発明者 佐々木 修
		大阪府大阪市阿倍野区長池町22番22号 シ
		ャープ株式会社内
		(72)発明者 松本 俊夫
		大阪府大阪市阿倍野区長池町22番22号 シ
		ャープ株式会社内
		(72)発明者 明比 康直
		大阪府大阪市阿倍野区長池町22番22号 シ
		ャープ株式会社内
		(74)代理人 弁理士 山本 秀策


FΙ

## (54) 【発明の名称】表示装置の駆動回路

## (57)【要約】

【目的】 表示装置の駆動回路において、複数系統のシフトレジスタによってシフトレジスタの動作速度を低減するとともに、ビデオ信号の波形をくずすことなく水平解像度の高い表示を行う。

【構成】 複数系統のシフトレジスタ11~14によっ て、相前後してハイレベルである期間の一部が重なると 共に、その期間がずれた信号を出力させる。よって、従 来と同様な低速度でシフトレジスタ11~14を動作さ せることができる。更に、シフトレジスタ11~14か らの信号SR1、SR2、…のうちの1信号と、その1 信号のハイレベルである期間と重なるハイレベルである 期間を有する別の信号とのうち、何れか一方の信号を反 転させた信号と、他方の信号との論理積信号を制御信号 Sa1、Sa2、…として、制御信号発生手段51、5 2、…が出力する。スイッチ手段21、22、…はその 制御信号Sa1、Sa2、…に基づいてON/OFF制 御され、導通する期間が従来より短くなり、ビデオ信号 配線30に対するサンプリングコンデンサ41、42、 …の負荷が低減される。



#### 【特許請求の範囲】

【請求項1】 ビデオ信号をデータ線へ出力する表示装 置の駆動回路において、

1

相前後する信号をハイレベルである期間の一部を重ねる と共に、該期間をずらして出力する複数系統のシフトレ ジスタと、

該シフトレジスタからの信号のうちの1信号と、該1信 号のハイレベルである期間と重なるハイレベルである期 間を有する別の信号とのうち、何れか一方の信号を反転 させた信号と、他方の信号とが同時にハイレベルである 10 期間をアクティブとする制御信号を出力する制御信号発 生手段と、

該制御信号に基づいてON/OFFが制御されるスイッ チ手段と、

該スイッチ手段を介して、該ビデオ信号をサンプリング するサンプリングコンデンサとを備えた表示装置の駆動 回路。

【請求項2】 前記シフトレジスタが、双方向にシフト 可能である請求項1に記載の表示装置の駆動回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 型液晶表示装置等の表示装置において、ビデオ信号をデ ータ信号線へ出力する表示装置の駆動回路に関する。

## [0002]

【従来の技術】上記アクティブマトリクス型液晶表示装 置は、マトリクス状に形成された画素を薄膜トランジス タ等のスイッチング素子によって各々駆動することによ り表示を行う。従来のアクティブマトリクス型液晶表示 装置として、画素が形成されている表示部と、画素を駆 30 動するデータ信号線駆動回路(以下「ソースドライバ」 と称す。)とを同一基板に形成したドライバモノシリッ ク型表示装置が知られている。このドライバモノシリッ ク型表示装置は、製造過程において、画素のスイッチン グ素子とソースドライバとを同じプロセスで作り込むの で、画素のスイッチング素子とソースドライバを構成す る素子とは、同一構造であることが望ましい。透過型表 示装置では、スイッチング素子を石英ガラスなどの透明 基板に薄膜プロセスにより形成しなければならない一方 で、ソースドライバを構成する素子は、必要な動作速度 40 が得られなければならない。これらのことから、通常多 結晶シリコンの薄膜トランジスタ(以下、「ポリシリコ ンTFT」と称す。)が、画素のスイッチング素子及び ソースドライバを構成する素子して用いられる。

【0003】このポリシリコンTFTは、その移動度が 概略 10~100 c m<sup>2</sup> / V・s 程度であり、ポリシリ コンTFTを用いて構成されるシフトレジスタにおいて 安定して動作する限界の動作速度は、現状では最高で数 MHz程度である。ところが、画素数のかなり多い表示

V (National Television System Committee televisio n) ディスプレイにおいては、ソースドライバを構成す るシフトレジスタには14. 4MHzの動作速度が要求 される。そこで、シフトレジスタの動作速度を低速化さ せたソースドライバが使用される。

【0004】図8に、シフトレジスタの動作速度を低速 化させたソースドライバの構成図を示す。このソースド ライバは、図示するように、4系統のシフトレジスタ1 1~14と、シフトレジスタ11~14に開閉を制御さ れたサンプリングアナログスイッチ21、22、…と、 ビデオ信号Videoが送られるビデオ信号配線30と、ス イッチ21、22、…を介してビデオ信号配線30と接 続されたサンプリングコンデンサ41、42、…とから 構成されている。図示しない画素に接続されたデータ信 号線S1、S2、…は、スイッチ21、22、…とサン プリングコンデンサ41、42、…との間に分岐して接 続されている。データ信号線S1、S2、…は、連続す る4本、例えばS1、S2、S3及びS4を1組とし、 各々異なるシフトレジスタ11~14に制御されたスイ 20 ッチ21、22、…に接続されている。詳細には、シフ トレジスタ11は3本おきにデータ信号線S1、S5、 S9、…に接続され、又シフトレジスタ12は3本おき にデータ信号線S2、S6、…に接続されている。シフ トレジスタ13、14についても同様に、3本おきにデ ータ信号線S3、S4、…に接続されている。

【0005】上記構成において、スイッチ21、22、 …は、ビデオ信号配線30に印加されるビデオ信号Vid eoをサンプリングするためのものである。サンプリング コンデンサ41、42、…は、サンプリングしたビデオ 信号Videoを保持するためのものである。

【0006】上記ソースドライバの動作を、図9に示す タイムチャートに基づいて説明する。 4 系統のシフトレ ジスタ11~14の起動は、各シフトレジスタ11~1 4に共通のシフトスタートパルスSPで制御される。シ フトレジスタ11、12、13、14はそれぞれ位相の 異なるシフトクロックφ1及びその反転信号φ1バー、 φ2及びその反転信号φ2バー、φ3及びその反転信号 φ3バー、φ4及びその反転信号φ4バーにより制御さ れる。隣合うサンプリングアナログスイッチ21、2 2、…に対応するシフトクロックφ1~φ4、φ1バー  $\sim$   $\phi$  4 パーは、それぞれシフトパルス幅  $\tau$ 0  $\phi$  1  $\ell$  8  $\phi$ 時間幅だけ位相がずれている。その結果、シフトレジス タ11~14の出力であるサンプリングスイッチ制御信 号SR1、SR2、…は、それぞれシフトパルス幅 $\tau$ 0 の1/8の時間幅だけ位相のずれた波形となる。スイッ チ21、22、…は、サンプリングスイッチ制御信号S R1、SR2…がハイレベルの期間に導通する。スイッ チ21、22、…が導通している期間 τ0に、サンプリ ングコンデンサ41、42、…にビデオ信号Videoがサ 装置、例えば水平画素数が720個であるNTSC-T 50 ンプリングされる。しかし、実際に、サンプングコンデ ンサ41、42、…に保持されるのは、スイッチ21、22、…が、ONからOFFに切り替わる時点に保持されたビデオ信号Videoの電圧となる。

【0007】以上のように動作するので、上記ソースドライバにおける各制御信号SR1、SR2…相互間の時間のずれを、シフトレジスタが1系統のみのソースドライバにおける場合と同様になるようにしても、上記ソースドライバにおけるシフトパルス幅 $\tau$ 0は、1系統のみのシフトレジスタを有するソースドライバのシフトパルス幅の4倍にでき、各系統のシフトレジスタ11~14 10を低速で動作させることが可能になる。

#### [0008]

【発明が解決しようとする課題】ところで、上述したよ うに、相前後するサンプリングスイッチ制御信号SR 1、SR2、…のハイレベルである期間が互いにオーバ ーラップしている。そのため、例えば8個の制御信号S R1~SR8が同時にアクティブになっており、8個の サンプリングスイッチ21~28が同時に導通状態とな る。すなわち、ビデオ信号Videoは8個のスイッチ21 ~28を通し、8個のサンプリングコンデンサ41~4 20 8へと供給される。これは、8個の制御信号SR2~S R9にも同様であり、結果的に、ビデオ信号配線30、 あるいはビデオ信号Videoを出力する回路部に対して は、常に8個分のサンプリングコンデンサ41、42、 の容量が負荷となる。更に、ビデオ信号配線30の配線 抵抗が存在するため、RC積分回路が構成されているこ とになる。従って、サンプリングコンデンサ41、4 2、…では、このR C積分回路の作用によりビデオ信号 Videoに対する応答が悪化し、もとのビデオ信号Video と比べ波形がくずれたものとなる。そのようなくずれた 30 波形を有する信号は、液晶表示装置入力部に於て本来ビ デオ信号Videoがもっていた帯域情報が失われているの で、くずれた波形を有する信号に基づく映像表示では、 水平解像度の低くなるという問題が生じる。

【0009】本発明は、上記従来技術の問題点を解決すべくなされたものであり、複数系統のシフトレジスタによってシフトレジスタの動作速度を低減するとともに、ビデオ信号の波形をくずすことなく水平解像度の高い、ドライバモノリシック液晶表示装置を用いた表示を行うことのできる表示装置の駆動回路を提供することを目的 40とする。

### [0010]

【課題を解決するための手段】本発明の液晶表示装置の 駆動回路は、ビデオ信号をデータ線へ出力する表示装置 の駆動回路において、相前後する信号をハイレベルであ る期間の一部を重ねると共に、該期間をずらして出力す る複数系統のシフトレジスタと、該シフトレジスタから の信号のうちの1信号と、該1信号のハイレベルである 期間と重なるハイレベルである期間を有する別の信号と のうち、何れか一方の信号を反転させた信号と、他方の 50

信号とが同時にハイレベルである期間をアクティブとする制御信号を出力する制御信号発生手段と、該制御信号に基づいてON/OFFが制御されるスイッチ手段と、該スイッチ手段を介して、該ビデオ信号をサンプリングするサンプリングコンデンサとを備えており、そのことによって上記目的が達成される。

【0011】前記シフトレジスタが、双方向にシフト可能であってもよい。

## [0012]

【作用】本発明の表示装置の駆動回路においては、複数系統のシフトレジスタによって、相前後してハイレベルである期間の一部が重なると共に、その期間がずれた信号を出力させる。よって、従来と同様な低速度でシフトレジスタを動作させることができる。

【0013】更に、シフトレジスタからの信号のうちの1信号と、その1信号のハイレベルである期間と重なるハイレベルである期間を有する別の信号とのうち、何れか一方の信号を反転させた信号と、他方の信号との間で同時にハイレベルである期間について、制御信号発生手段がアクティブとする制御信号を出力する。スイッチ手段はその制御信号に基づいてON/OFF制御され、導通する期間が従来より短くなり、ビデオ信号送信用の配線に対するサンプリングコンデンサの負荷が低減される。

### [0014]

【実施例】本発明を実施例について以下に説明する。 【0015】〈第1実施例〉図1に、本発明を適用した ソースドライバの構成図を示す。図8に示す従来のソー スドライバと同一構成部分には同一符号を付記してい

【0016】本実施例のソースドライバは、図示するよ うに、4系統のシフトレジスタ11~14と、シフトレ ジスタ11~14に開閉を制御されたサンプリングアナ ログスイッチ21、22、…と、シフトレジスタ11~ 14とスイッチ21、22、…の間に設けられた制御信 号発生手段51、52、…と、ビデオ信号Videoが送ら れるビデオ信号配線30と、スイッチ21、22、…を 介してビデオ信号配線30と接続されたサンプリングコ ンデンサ41、42、…とから構成されている。図示し ない画素に接続されたデータ信号線S1、S2、…は、 スイッチ21、22、…とサンプリングコンデンサ4 1、42、…との間に分岐して接続されている。データ 信号線S1、S2、…は、連続する4本、例えばS1、 S2、S3及びS4を1組とし、各々異なるシフトレジ スタ11~14に制御されたスイッチ21、22、…に 接続されている。詳細には、シフトレジスタ11は3本 おきにデータ信号線S1、S5、S9、…に接続され、 又シフトレジスタ12は3本おきにデータ信号線S2、 S6、…に接続されている。シフトレジスタ13、14 についても同様に、3本おきにデータ信号線S3、S

【0017】上記構成において、スイッチ21、22、

4、…に接続されている。

…は、NMOS(N-channel metaloxide semiconducto r)で構成されており、ビデオ信号配線30に印加されるビデオ信号Videoをサンプリングするためのものである。サンプリングコンデンサ41、42、…は、サンプリングしたビデオ信号Videoを保持するためのものである。各制御信号発生手段51、52、…は、インバータ51a、52a、…と、その出力に接続されたANDゲート51b、52b、…とによって構成されている。イ10ンバータ51a、52a、…には、シフトレジスタ11~14の出力信号が入力されている。ANDゲート51

b、52b、…には、シフトレジスタ $11\sim14$ から、 インバータ51a、52a、…に入力されている信号と

は別の信号が入力されており、ANDゲート51b、5

2 b、…の出力信号がスイッチ21、22、…を制御す

る。

【0018】図2及び図3に、上記ソースドライバに用いられたシフトレジスタ11~14の回路図を示す。図中のクロックドインバータには、各々そのクロックドインバータを制御する信号の種類を付記している。4系統のシフトレジスタ11~14は、それぞれ同じ回路構成であり、図2に示すように、インバータとクロックドインバータとを組み合わせた回路である。シフトレジスタ11~14の回路構成は、図3で示すように、双方向シフト対応の回路構成であってもよい。

【0019】図4に、上記シフトレジスタ11~14におけるタイムチャートを示す。シフトレジスタ11~14は、図示するように、シフトスタートパルスSPとシフトクロックφi及びその反転信号φiバーとにより制30御される。その結果、シフトレジスタ11~14は、信号O1、O2、…に示すように、パルス幅 $\tau$ 0を有するシフトパルスを順次出力する。

【0020】尚、図3に示す双方向対応のシフトレジスタ11~14においては、シフト方向設定用の信号R、Lに基づきシフト方向が制御される。信号Rがハイレベルであり、且つ信号Lがローレベルである場合は、信号Rにより制御されるクロックドインパータは常時、反転信号を出力し、信号Lにより制御されるクロックドインパータは常時、出力ハイインピーダンスとなって、図面の左方向から右方向へシフトするシフトレジスタになる。また、信号Rがローレベルであり、且つ信号Lがハイレベルである場合は、その反対で、図面の右方向から左方向へシフトするシフトレジスタとなる。しかし、シフトクロックφi、φiパーに対しての動作は、図2に示すシフトレジスタ11~14の場合と同様に考えてよく、図4に示すタイムチャートは、信号Rがハイレベルであり、且つ信号Lがローレベルである場合に該当する

【0021】上記ソースドライバの動作を、図5に示す 50 プリングアナログスイッチ21、22、…のON/OF

pn ( 0 1 0

5

タイムチャートに基づいて説明する。4系統のシフトレ ジスタ11~14の起動は、上述したように、シフトス タートパルスSPにより制御される。このシフトスター トパルスSPは、各シフトレジスタ11~14に共通の 信号でよい。シフトレジスタ11、12、13、14は それぞれ位相の異なるシフトクロックφ1及びその反転 信号φ1バー、φ2及びその反転信号φ2バー、φ3及 びその反転信号 φ 3 パー、 φ 4 及びその反転信号 φ 4 パ ーにより制御される。隣合うサンプリングアナログスイ ッチ21、22、…に対応するシフトクロックφ1~φ 4、 $\phi$ 1パー $\sim$  $\phi$ 4パーは、それぞれシフトパルス幅  $\tau$ 0の1/8の時間幅だけ位相がずれている。その結果、 シフトレジスタ11~14の出力信号SR1、SR2、 …においては、隣合う制御信号発生手段51、52、… に出力される信号は、それぞれシフトパルス幅 τ0の1 /8の時間幅だけ位相のずれた波形となる。尚、図4に 示すシフトレジスタ11~14の出力信号〇1、〇2、 …は、図5に示すシフトレジスタ11~14の出力信号 SR1、SR2、…において、3本おきの信号、例えば SR1、SR5、SR9、…に該当する。

【0022】本実施例のソースドライバにおいては、シ フトレジスタ11~14の出力信号SR1、SR2、… のうちの、ある出力信号SR j (jは1以上の整数) と、その出力信号SRjより1本後の信号SRj+1をイ ンパータ51a、52a、…によって反転させた信号S Rj+1パーとをANDゲート51b、52b、…に入 カレ、両者の論理積の信号Saiを得る。この出力信号 Sa1、Sa2、…を、NMOSで形成されたサンプリ ングアナログスイッチ21、22、…に入力し、ON/ OFF制御する。ONの時にはスイッチ21、22、… を導通させて、スイッチ21、22、…と接続されたサ ンプリングコンデンサ41、42、…をビデオ信号Vid eoの電圧まで充電する。その後、サンプリングコンデン サ41、42、…は、対応するスイッチ21、22、… がONからOFFに切り替わる時点におけるビデオ信号 Videoの電圧レベルをそのまま保持する。この保持され た電圧が、液晶表示装置のデータ信号線S1、S2、… への入力信号となる。

【0023】上述のように動作するソースドライバにおいては、サンプリングアナログスイッチ21、22、…を制御する信号Sa1、Sa2、…は、制御信号発生手段51、52、…により、図5のタイムチャートに示すように、1/8  $\tau 0$ のパルス幅を有する信号となっている。そのため、2つ以上のサンプリングアナログスイッチ21、22、…が同時に導通することはなく、ビデオ信号配線30に対する負荷は、常にただ1個のサンプリングコンデンサ41、42、…の容量となる。

【0024】上述した従来例においては、シフトレジス  $911\sim14$ の出力信号SR1、SR2、…によりサン プリングアナログスイッチ21、22、…のON/OF

30

スドライバを右方向にシフトさせる場合が図5であり、 左方向にシフトさせる場合が図7である。

Fを制御している。その結果、常に8個のサンプリング コンデンサ41、42、…の容量がビデオ信号配線30 に対する負荷となっている。これに対し、本実施例のソ ースドライバにおいては、上述のように、ビデオ信号配 線30に対する負荷は1個のサンプリングコンデンサ4 1、42、…であるため、RC時定数も従来の1/8と なる。従って、RC積分回路の作用によるビデオ信号V ideoの波形くずれ(波形なまり)を従来よりも小さく抑 えることができ、水平解像度の高い表示を行うことが出 来る。

【0029】上記制御信号発生手段51~5nにおいて は、シフト方向設定用の信号R、Lに基づきシフト方向 が制御される。信号Rがハイレベルであり、且つ信号L がローレベルである場合は、信号Rにより制御される右 シフト用クロックドインパータ51c~5ncは常時、 反転信号を出力し、信号しにより制御される左シフト用 クロックドインバータ51d~5ndは常時、出力ハイ 10 インピーダンスとなって、図2に示すように、図の左方 向から右方向へのシフト動作に対応する。また、信号R がローレベルであり、且つ信号Lがハイレベルである場 合は、その反対で、図面の右方向から左方向へのシフト 動作に対応する。

【0025】尚、本実施例の制御信号発生手段51、5 2、…において、シフトレジスタ11~14の出力信号 SR1、SR2、…のうちの、ある出力信号SRjと組 み合わせて論理積をとる信号は、その出力信号SRjと 同時にアクティブを出力している期間を有する信号の反 転信号であればよく、例えば2本後の出力信号SRj+2 の反転信号SRj+2バー等にしてもよい。このように、 信号SRjと信号SRj+2パーとの論理積をとる場合で は、2個のサンプリングアナログスイッチ2 j 及び2 j +1が同時に導通となる。しかし、従来例と比べるとその 数は減っており、やはり水平解像度の向上効果が期待で きる。

【0030】ここで、シフトレジスタ11~14の出力 信号SR1~SRnのうちの、ある出力信号SRj (j は1以上の整数)を例に挙げて説明する。図の左方向か ら右方向ヘシフトさせる場合は、右シフト用クロックド インパータ51c~5ncは、出力信号SRjより1本 後の信号SRj+1の反転信号SRj+1パーをANDゲー ト51b~5nbへ出力する。ANDゲート51b~5 nbには、信号SRiと反転信号SRi+1バーとが入力 されることとなり、両者の論理積の信号Sajを出力す る。一方、図の右方向から左方向へシフトさせる場合 は、左シフト用クロックドインパータ51d~5nd は、出力信号SRjより1本前の信号SRj-1の反転信 号SRj-IパーをANDゲート51b~5nbへ出力す る。ANDゲート51b~5nbには、信号SRjと反 転信号SRj-1バーとが入力されることとなり、両者の 論理積の信号Sajを出力する。

【0026】〈第2実施例〉図6に、本発明を適用した 他のソースドライバの構成図を示す。図1に示す第1実 施例と同一構成部分には同一符号を付記している。本実 施例においては、シフトドライバ11~14を図3に示 す回路構成に限定し、ソースドライバを双方向ヘシフト 可能にする。そのために、制御信号発生手段51~5n の構成が第1実施例と異なるが、他の構成要素について は、第1実施例と同様である。

【0031】このようにして得られた出力信号Sa1~ Sanを、NMOSで形成されたサンプリングアナログ スイッチ21~2nに入力し、ON/OFF制御する。 ONの時にはスイッチ21~2nを導通させて、スイッ チ21~2nと接続されたサンプリングコンデンサ41 ~4nをビデオ信号Videoの電圧まで充電する。その 後、サンプリングコンデンサ41~4nは、対応するス イッチ21~2nがONからOFFに切り替わる時点に おけるビデオ信号Videoの電圧レベルをそのまま保持す れる信号SR1~SRnの2本後の信号SR1~SRn 40 る。この保持された電圧が、液晶表示装置のデータ信号 線S1~Snへの入力信号となる。

【0027】本実施例の制御信号発生手段は51~5n は、それぞれ右シフト用クロックドインパータ51c~ 5 n c と、左シフト用クロックドインパータ51d~5 ndと、両者の出力に接続されたANDゲート51b~ 5 n b とによって構成されている。右シフト用クロック ドインバータ51c~5nc及び左シフト用クロックド インバータ51d~5ndには、それぞれシフトレジス タ11~14の出力信号SR1~SRnが入力され、左 シフト用クロックドインパータ51d~5ndに入力さ が対応する右シフト用クロックドインバータ51c~5 ncに入力される。ANDゲート51b~5nbには、 右シフト用クロックドインパータ51c~5ncの入力 信号SR1~SRnと左シフト用クロックドインパータ 51d~5ndの入力信号SR1~SRnとの間の信号 SR1~SRnが入力されており、ANDゲート51b ~52bの出力信号Sa1~Sanがスイッチ21~2 nを制御する。

【0032】上述のように動作するソースドライバにお いては、サンプリングアナログスイッチ21~2nを制 御する信号Sa1~Sanは、制御信号発生手段51~ 5 n により、図 5 及び図 7 のタイムチャートに示すよう に、1/8τ0のパルス幅を有する信号となっている。 そのため、2つ以上のサンプリングアナログスイッチ2 1~2 nが同時に導通することはなく、ビデオ信号配線 30に対する負荷は、常にただ1個のサンプリングコン デンサ41~4nの容量となる。よって、第1実施例と

【0028】本実施例ソースドライバの動作を、図5及 び図7に示すタイムチャートに基づいて説明する。ソー 50

10

9

同様に、RC積分回路の作用によるビデオ信号Videoの 被形くずれ(波形なまり)を従来よりも小さく抑えるこ とができ、水平解像度の高い表示を行うことが出来る。

【0033】本実施例の制御信号発生手段51~5nに おいて、シフトレジスタ11~14の出力信号SR1~ SRnのうちの、ある出力信号SR」と組み合わせて論 理積をとる信号は、その出力信号SRjと同時にアクテ ィブを出力している期間を有する信号の反転信号であれ ばよく、右方向へのシフトであれば、例えば2本後の出 力信号SRj+2の反転信号SRj+2バー等、左方向への 10 シフトであれば、例えば2本前の出力信号SRj-2の反 転信号SRj-2パー等にしてもよい。このような場合、 信号SRjと信号SRj+2バーとの論理積をとる場合で は、2個のサンプリングアナログスイッチ2 j 及び2 j +1が同時に導通となり、信号SRjと信号SRj-2バー との論理積をとる場合では、2個のサンプリングアナロ グスイッチ2j及び2j-1が同時に導通となる。しか し、従来例と比べるとその数は減っており、やはり水平 解像度の向上効果が期待できる。

【0034】上記第1及び第2実施例において、AND 20ゲート $51b\sim52n$ は、論理積を得られる他の方式に置き換えることが可能であり、例えばNORゲート等でもよい。又、シフトレジスタ $11\sim14$ は4系統に限られるものではなく、本発明は2系統以上のシフトレジスタを有するソースドライバであれば適用することが可能である。

## [0035]

【発明の効果】以上の説明から明らかなように、本発明の表示装置の駆動回路によれば、複数系統のシフトレジスタによってシフトレジスタの動作速度を低減するとと 30 もに、ビデオ信号の波形をくずすことなく水平解像度の

高い、ドライバモノリシック液晶表示装置を用いた表示 を行うことができる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例であるソースドライバの構造図である。

【図2】図1に示すソースドライバに使用するシフトレジスタの内部構成を示す回路図である。

【図3】図1及び図6に示すソースドライバに使用する 双方向シフト対応のシフトレジスタの内部構成を示す回 路図である。

【図4】図2に示すシフトレジスタの動作を示すタイムチャートである。

【図5】図1に示すソースドライバの動作を示すタイム チャートである。

【図6】本発明の第2実施例であるソースドライバの構造図である。

【図7】図7に示すソースドライバの動作を示すタイム チャートである。

【図8】従来のソースドライバの構成図である。


20 【図9】図8に示す従来のソースドライバの動作を示す タイムチャートである。

## 【符号の説明】


F10 2 -> 100 > 12	
11~14	シフトレジスタ
$21\sim2n$	サンプリングアナログスイッチ
3 0	ビデオ信号配線
41~42	サンプリングコンデンサ
5 1~5 2	制御信号発生手段
51a∼59a	インバータ
51h~5nh	A NDゲート

51c~5nc 右シフト用クロックドインバータ 51d~5nd 左シフト用クロックドインバータ


【図2】




【図3】





[図4]




【図1】










【図6】



[図9]

